3. W1320-02

COMPOUND SEMICONDUCTOR HETEROJUNCTION FIELD-EFFECT TRANSISTOR

Patent number:

JP6163599

Publication date:

1994-06-10

Inventor:

NEGISHI HITOSHI

Applicant:

NEC CORP

Classification:

- international:

H01L21/338; H01L29/812

- european:

Application number:

JP19920317008 19921126


Priority number(s):


Report a data error here

Abstract of JP6163599

PURPOSE:To reduce coulomb scattering of the interface between a spacer layer and a channel layer in a compound semiconductor heterojunction field-effect transistor and to improve the mutual conductance gm and noise figure by enhancing the electron mobility of two-dimensional electron gas.

CONSTITUTION: Undoped GaAs buffer layer 2, undoped InGaAs current channel layer 3, and N-type AlGaAs electron supply layer 5 are successively allowed to grow on a semi-insulation GaAs substrate 1. Then, a gate electrode 6, a source electrode 7, and a drain electrode 8 are formed.





Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-163599

(43)公開日 平成6年(1994)6月10日

(51) Int.Cl.⁵

識別記号

庁内整理番号

FI

技術表示箇所

HO1L 21/338

29/812

7376-4M

HO1L 29/80

H

審査請求 未請求 請求項の数2(全 3 頁)

(21)出願番号

(22)出願日

特願平4-317008

平成4年(1992)11月26日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 根岸 均

東京都港区芝五丁目7番1号日本電気株式

会社内


(74)代理人 弁理士 京本 直樹 (外2名)


(54) 【発明の名称】 化合物半導体ヘテロ接合電界効果トランジスタ

(57)【要約】

【目的】化合物半導体ヘテロ接合電界効果トランジスタ において、スペーサ層とチャネル層との界面のクーロン 散乱を低減する。二次元電子ガスの電子移動度を高め て、相互コンダクタンスg。および雑音指数の改善を図 る。

【構成】半絶緑性GaAs基板1にアンドープGaAs パッファ層2、アンドープInGaAs電流チャネル層 3、N型A1GaAs電子供給層5を順次成長させる。 つぎにゲート電極6、ソース電極7およびドレイン電極 8を形成する。





【特許請求の範囲】

【請求項1】 半導体基板の一主面上にアンドーブパッファ層、前記パッファ層よりも電子親和力が大きくエネルギーギャップギャップが小さい半導体からなるチャネル層、前記パッファ層と電子親和力およびエネルギーギャップギャップが等しい半導体からなるスペーサ層および前記スペーサ層よりも電子親和力が小さくエネルギーギャップギャップが大きい半導体からなる電子供給層が順次堆積された化合物半導体へテロ接合電界効果トランジスタ。

【請求項2】 パッファ層がGaAsで、チャネル層が InGaAsで、スペーサ層がGaAsで、電子供給層 がAlGaAsである請求項1記載の化合物半導体へテロ接合電界効果トランジスタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は化合物半導体へテロ接合 電界効果トランジスタ(FET)の高性能化に関するも のである。

[0002]

【従来の技術】化合物半導体電界効果トランジスタとして、ヘテロ接合のエネルギーギャップギャップの小さい半導体に誘起される二次元電子ガス(2DEG)層を用いた電界効果トランジスタ(FET)がある。

【0003】従来のFETとしてMorkocらの"Semiconductor Device with Strained InGaAs Layer" United States Patent 4,827,320, May 2,1989について、図3を参照して説明する。

【0004】半絶縁性GaAs基板1上に、アンドープ (高純度) GaAsバッファ唇2、アンドープInGa As電流チャネル層3、アンドープAlGaAsスペー サ層4a、SiドープAlGaAs電子供給層5が堆積 されている。その上にゲート電極6、ソース電極7およ びドレイン電極8が形成されている。

【0005】アンドープA1GaAsスペーサ層4aおよびアンドープGaAsパッファ層2にはさまれたアンドープInGaAs電流チャネル層3のポテンシャル井戸には二次元電子ガス(2DEG)3aが形成される。ゲート電極6に印加される電圧によってソース電極7とドレイン電極8との間の二次元電子ガス3aを流れる電流が制御される。

【0006】FETの性能を向上させるには、二次元電子ガス3aのシート電子濃度および電子移動度を高める必要がある。そこでS1ドープA1GaAs電子供給層5とアンドープInGaAsチャネル層3との間にアンドープA1GaAsスペーサ層4aを挿入して、A1GaAs電子供給層5のドナーイオンによるクーロン散乱を抑えることによって、二次元電子ガス3aの電子移動50

度を高めている。

[0007]

【発明が解決しようとする課題】アンドープInGaAs電流チャネル層とアンドープAlGaAsスペーサ層との界面には、Ga, Al, In, Asからなる4元化合物が形成されている。4元化合物によるクーロン散乱の影響が無視できないので、ヘテロ界面近傍の二次元電子ガスの電子移動度を十分に高めることができなかった。

10 [0008]

【課題を解決するための手段】本発明の化合物半導体へテロ接合電界効果トランジスタは、半導体基板の一主面上にアンドープバッファ層、前記バッファ層よりも電子親和力が大きくエネルギーギャップギャップが小さい半導体からなるチャネル層、前記バッファ層と電子親和力およびエネルギーギャップギャップが等しい半導体からなるスペーサ層および前記スペーサ層よりも電子親和力が小さくエネルギーギャップギャップが大きい半導体からなる電子供給層が順次堆積されたものである。

20 [0009]

【実施例】本発明の第1の実施例について図1 (a)を 参照して説明する。

【0010】はじめに半絶縁性GaAs基板1をMBE 装置の成長室内で熱クリーニングしたのち、成長温度600℃で厚さ1µmのアンドープGaAsパッファ層2を成長させる。つぎに成長温度を500℃に下げたのち厚さ10nmのアンドープIn Ga1- As電流チャネル層3(組成比Y=0.2)、厚さ1.5nmのアンドープGaAsスペーサ層4、S1を2×10¹⁸ cm⁻³ドープした厚さ40nmのN型Al Ga1- As電子供給層5(組成比X=0.2)を順次成長させる。つぎにゲート電極6、ソース電極7およびドレイン電極8を形成する。

【0011】N型A11 Ga1-1 As電子供給層5からは二次元電子ガス3aに十分な電子が供給される。ゲート電極6に印加される電圧によってソース電極7とドレイン電極8との間の二次元電子ガス3aを流れる電流が制御される。

ドープ I n G a A s 電流チャネル層 3 のポテンシャル井 【0012】本実施例の77Kにおける二次元電子ガス 戸には二次元電子ガス (2 D E G) 3 a が形成される。 40 の電子移動度 μ は 2. 9×10^4 c m^2 ℓ V・s と、従 ゲート電極 6 に印加される電圧によってソース電極 7 と 来例よりも 20% 増加した。

【0013】またFETの性能を判断する指標である相互コンダクタンスg』は、従来例よりも25%増加した。

【0014】図2に77Kにおける二次元電子ガスの電子移動度のスペーサ層厚依存性を示す。試作実験ではアンドープGaAsスペーサ層の厚さが1nmから3nmの範囲で良好な特性が確認されているが、電子移動度が最高になる約1.5nmが最適値となることがわかる。

【0015】つぎに本発明の第2の実施例について図1

3

(b) を参照して説明する。

【0016】はじめに半絶縁性GaAs基板1をMBE 面近 接置の成長室内で熱クリーニングしたのち、成長速度8 合物 00℃で厚さ1μmのアンドープGaAsパッファ層2 で成長させる。つぎに成長温度を500℃に下げたのち ア、厚さ10nmのアンドープInr Ga1-r As電流チャネル層3(組成比Y=0.2)、厚さ1.5nmのアンドープGaAsスペーサ層4、厚さ30nmのS1ドープN型A1r Ga1-rAs電子供給層5(組成比X= あるの、2)を成長させる。つぎにゲート電極6、ソース電 10 る。極7およびドレイン電極8を形成する。 【図 20 を成長させる。つぎにゲート電極6、ソース電 10 る。 個7およびドレイン電極8を形成する。

【0017】本実施例ではSiFープ電子供給層50Si 濃度は一様ではなく、濃度 $Ns = 5 \times 10^{12}$ c m^{-2} の SiFルタドープ層5a に集中させている。したがって二次元電子ガス3a には十分な電子を供給することができる。

【0018】このFETの77Kにおける二次元電子ガス3aの電子移動度 μ は2.8 \times 10 4 cm 2 /V・sと、従来例よりも15%増加した。

【0019】しかもA1x Ga1-x As電子供給層5が 20 デルタドープされているので第1の実施例よりも薄くすることができる。ゲート電極と二次元電子ガス3aとの距離が短くなってgu が従来例よりも30%増加した。

[0020]

【発明の効果】SiドープN型AlGaAs電子供給層とアンドープInGaAsチャネル層との間にアンドー

プGaAsスペーサ層を挿入した。その結果、ヘテロ界 面近傍におけるGa、Al, In, Asからなる4元化 合物が形成されなくなった。

【0021】ヘテロ界面近傍のクーロン散乱を低減して、二次元電子ガスの電子移動度は従来例よりも15%以上高くなり、FET特性が大幅に向上した。

【図面の簡単な説明】

【図1】(a)は本発明の第1の実施例を示す断面図である。(b)は本発明の第2の実施例を示す断面図である。

【図2】スペーサ層の厚さに対する一次元電子ガスの電子移動度を示すグラフである。

【図3】従来のFETを示す断面図である。

【符号の説明】

- 1 半絶縁性GaAs基板
- 2 アンドープGaAsバッファ層
- 3 アンドープInr Gai-r As電流チャネル層
- 3 a 二次元電子ガス
- 4 アンドープGaAsスペーサ層
- 20 4a アンドープA1GaAsスペーサ層
 - 5 SiドープN型Alr Ga1-r As電子供給層
 - 5 a S1デルタドープ層
 - 6 ゲート電極
 - 7 ソース電極
 - 8 ドレイン電極

[図1] [図2] [図3]

